Xilinx ISE Design Suite v13.4
XilinxISEDesignSuitev13.4英文正式版(電子設計套件軟體)(DVD9版)
破解說明:
Checkinstructionsin/crackdirectory.
內容說明:
XilinxISEDesignSuite設計套件是面向Virtex-6和Spartan-6FPGA系列並針
對生
產力精心優化的工具套件，在降低功耗與成本方面取得了突破性進展。作為業界唯一一
款特
定領域的設計套件，賽靈思最新版本的發佈，是這一行業屢獲殊榮的軟體不斷發展和演
進的
又一重要一步，它將進一步提高設計生產力和系統性能，使邏輯、嵌入式、數字信號處
理
(DSP)和系統設計人員能夠更輕鬆地推出更複雜的創新型可編程電子產品，從而加速產
品上
市進程並提升產品質量。

ISEDESIGNSUITE的主要優勢

針對VIRTEX-6和SPARTAN-6FPGA：
●利用自動時鐘門控技術將動態功耗降低30%之多
●利用第四代部分重配置設計流程降低系統成本
●PlanAhead-面向邏輯設計人員的新款RTL到比特流設計流程
●利用AXI4介面實現即插即用式FPGA設計

全新發佈的ISEDesignSuite13.3設計套件，其中結合了許多全新功能，能讓數字信號
處理器
（DSP）設計業者針對無線、醫療、航太與國防、高效能運算與視訊應用等設計，輕鬆地
加入位
精準的完全客制化單、雙精度浮點運算功能。客戶可透過SystemGeneratorforDSP，
以及運用
XilinxFloating-PointOperatorIPLogiCORE執行上述設計流程。結合單、雙精度、
以及具備
完全客制化精度浮點運算功能，加上SystemGeneratorforDSP帶來的高生產力，DSP設
計業者可
在這種環境中輕鬆地設計、模擬和建置各種浮點運算設計，並能對矽元件部分及系統所
需要的功
耗擁有更佳的掌握度。

賽靈思的Floating-PointOperator核心可讓各種浮點計算作業能在FPGA中執行。當透過
CORE
Generator工具產生核心時，該作業即可確定，而現在則由SystemGenerator來執行這項
工作，同
時每項作業變數有一個共享的AXI-4串流介面。以往客戶可運用COREGenerator中的完全
客制化精
度浮點運算IP，在單賽靈思FPGA元件中加入浮點運算設計。然而，要採用這種設計流程
，業者必須
瞭解VHDL或Verilog語言，而且對DSP研發業者來說仿真作業亦是一大挑戰。但有了ISE
DesignSuite
13.3設計套件後，研發業者現在可透過運用TheMathWorks』Simulink的各種仿真功能
，從更高的
抽像層瞭解他們的系統，可確保設計對精確度的要求。

ISEDesignSuite13.3設計套件也加入了RedHatEnterpriseLinux6作業系統，並針
對邏輯、嵌
入式和系統版本用戶提供加強的生產力功能。所有版本都內含即插即用IP的加強功能和
支援7系列
FPGA。嵌入式與系統版本內含PlatformStudio簡單易用的強化功能，其中包括全新的圖
形化設計視
圖（GraphicalDesignView）功能。邏輯版內含支援PlanAhead設計分析工具的生產力
強化功能，包
括針對HDL檔案的圖形階層查看器（GraphicalHierarchyViewer）。
英文說明：

TheISEDesignSuite:SystemEdition
providesacomprehensivesuiteof
integrateddevelopmentenvironment,
softwaretools,configurationwizards,
andIPthatfacilitatesyourdesign
andutilizesalloftheflexibility
offeredbyaprogrammableplatform.
XilinxCOREGenerator?System,
includedinallEditionsoftheISE
DesignSuite,acceleratesdesigntime
byprovidingaccesstohighly
parameterizedIntellectualProperties
(IP)forXilinxFPGAsandisincluded
intheISEDesignSuite.Theavailable
user-customizableIPfunctionsrange
incomplexityfromcommonlyused
functions,suchasmemoriesandFIFOs,
tosystem-levelbuildingblocks,such
asfiltersandtransforms.Usingthese
IPblockscansavedaystomonthsof
designtime.ThehighlyoptimizedIP
allowsFPGAdesignerstofocusefforts
onbuildingdesignsquickerwhile
helpingbringproductstomarket
faster.

XilinxintroducedtheISEDesignSuitesoftwaretoenable
breakthroughoptimizationsforpowerandcostwithgreaterdesign
productivity.Forthefirsttime,ISEdesigntoolsdeliver'intelligent'
clock-gatingtechnologythatreducesdynamicpowerconsumptionbyas
muchas30percent.Thenewsuitealsoprovidesadvancesin
timing-drivendesignpreservation,AMBA4AXI4-complaintIPsupportfor
plug-and-playdesign,andanintuitivedesignflowwith
fourth-generationpartialreconfigurationcapabilitiesthatlowers
systemcostforabroadrangeofhighperformanceapplications.

WithfullproductionsupportforallXilinxVirtex-6andSpartan-6
FPGAfamilies,theISEreleasecontinuesitsevolutionasthe
industry'sonlydomain-specificdesignsuitewithinteroperabledesign
flowsandtoolconfigurationsforlogic,digitalsignalprocessing
(DSP),embeddedprocessing,andsystem-leveldesign.Inaddition,Xilinx
incorporatedanumberofsoftwareinfrastructureandmethodology
enhancementsthatimproveruntime,streamlinesystemintegration,and
expandIPinteroperabilityacrossitslatestgenerationdevicefamilies
andTargetedDesignPlatforms.

IntelligentAutomationforPowerOptimization

ISEDesignSuiteintroducestheFPGAindustry'sfirstintelligent
clock-gatingtechnologywithfullyautomatedanalysisandfine-grain
(logicslice)optimizationcapabilitiesspecificallydevelopedtoreduce
thenumberoftransitions,aprimarycontributingfactorofdynamic
powerdissipationindigitaldesigns.Thetechnologyworksbyanalyzing
designsusingaseriesofuniquealgorithmstodetectsequential
elements...